来历：杜芹半导体芯闻
近来一段时间以来，芯片巨头英特尔于贸易及市场层面履历了诸多挑战。但有一说一，英特尔于前沿技术领域的摸索及结构依然具备行业标杆意义，其宣布的技术线路图及结果为半导体行业提供了主要参考标的目的。
于IEDM 2024年夜会上，英特尔宣布了7篇技术论文，展示了多个要害领域的立异进展。这些技术涵盖了从FinFET到2.5D及3D封装（EMIB、Foveros、Foveros Direct），行将于Intel 18A节点运用的PowerVia反面供电技术，以和全围绕栅极（GAA）晶体管RibbonFET等。此外，英特尔另有展现了一些面向未来的进步前辈封装技术，为推动行业生长提供了新的视角。
于这些前沿技术中，三个焦点领域尤为值患上关注：面向AI生长的进步前辈封装、晶体管微缩技术及互连微缩技术。于IEDM 2024年夜会上，英特尔代工高级副总裁兼技术研究总司理Sanjay Natarajan具体先容了这些领域的要害突破。
进步前辈封装的突破：选择性层转移技术
异构集成已经经成为现今芯片界的主流实现性能晋升的手腕。可是异构集成技术面对着很年夜的挑战。当前异构集成技术重要接纳“晶圆对于晶圆键合”（Wafer-to-Wafer HB）快盈VIII平台-或者“芯片对于晶圆键合”（Chip-to-Wafer HB），会因挨次装置芯粒而致使吞吐量、芯片尺寸及厚度受限。
英特尔经由历程选择性层转移（Selective Layer Transfer）技术，突破了当前异构集成的技术瓶颈。这项技术可以或许以超高效率完成跨越15,000个芯粒的并行转移，仅需几分钟便可实现相较在传统要领数小时或者数天的晋升。其立异性地实现了亚微米级芯粒的转移，撑持仅1平方毫米巨细、厚度为人类头发1/17的芯粒。这提供了一种矫捷且成本效益显著的异构集成架构，使患上处置处罚器与存储器技术的混淆搭配成为可能。Intel Foundry率先接纳无机红外激光脱键技术，实现了芯粒转移的技术突破，推动了旗舰AI产物开发所需的进步前辈异构集成技术的生长。
英特尔代工高级副总裁兼技术研究总司理Sanjay Natarajan体现：“咱们有理由期待这一技术可以或许像PowerVia反面供电技术同样于业内普和。咱们将踊跃首创并推动这项技术的生长，我认为咱们会看到业内领先企业都慢慢接纳这一技术。”
面向AI时代，英特尔提出了周全的封装解决方案，以实现AI体系的年夜规模量产。除了了选择性层转移技术，英特尔另有聚焦在：
进步前辈内存集成（memory integration）：解决容量、带宽及延迟瓶颈，晋升性能。
混淆键合（hybrid bodning）互连的间距缩放：实现异构组件间的高能效及高带宽密度毗连。
�？榛逑档睦┐�：经由历程毗连解决方案降低收集延迟及带宽限定。
GAA晶体管的突破：物理及二维质料
晶体管技术的前进一直以来都是英特尔的主业之一，英特尔的目标是到2030年实现一万亿晶体管的雄伟目标。
Intel展示了其于Gate-All-Around（GAA）RibbonFET晶体管上的技术突破，乐成将栅极长度缩小至6nm，并实现1.7nm硅通道厚度。经由历程对于硅通道厚度及源漏结的精准工程设计，有用削减了泄电流及器件退化，提高了晶体管于极短栅极长度下的性能稳定性。英特尔研究数据显示，与其他进步前辈节点技术相比，于6nm栅极长度下，RibbonFET于短栅极长度下具有更高的电子迁徙率及更优的能效特征。除了此以外，RibbonFET实现了最好的亚阈值摆幅（Subthreshold Swing，SS）及泄电流按捺性能（DIBL）。
左图是透射电子显微镜（TEM）图象，中间展示看这些晶体管的部门要害参数，右图是栅极长度与电子速率瓜葛图
这一进展展示了于短沟道效应优化方面的行业领先水平，这为未来更高密度、更低功耗的芯片设计奠基了基础，同时推动了摩尔定律的连续生长，满意了下一代盘算及AI运用对于半导体性能的严苛需求。
为了推进GAA晶体管技术的生长，英特尔也将眼光瞄准了二维半导体质料。
据Sanjay Natarajan的先容，详细而言，英特尔于GAA技术中引入了二维（2D）NMOS及PMOS晶体管，该晶体管以二维MoS2为沟道质料，联合高介电常数的HfO2作为栅氧化层，经由历程ALD（原子层沉积）工艺实现切确节制。下图的横截面成像清楚展示了栅极金属、HfO?氧化物及二维MoS2之间的结构集成，其总体厚度于纳米级别，漏源间距（L_SD）小在50nm，次阈值摆幅（SS）低在75mV/d，最年夜电流性能（I_max）到达900?A/?m以上，可以或许显著晋升栅极对于沟道的节制能力。
右边的图表中将Intel的研究结果（THIS WORK）与其他同类研究举行了对于比，显示于驱动电流及次阈值摆幅上的较着上风。
英特尔的研究验证告终合GAA架谈判2D质料，晶体管性能可谓飞跃。而且一旦英特尔将基在硅的沟道性能推至极限，接纳2D质料的GAA晶体管颇有可能会成为下一步生长的合理标的目的。
就英特尔所不雅察到的而言，晶体管数目的指数级增加趋向，切合摩尔定律，从微型盘算机到数据中央，晶体管数目每一两年翻倍。可是，随着AI事情负载的连续增长，AI相干能耗可能会于2035年逾越美国当前的总电力需求，能源瓶颈成为未来盘算生长的要害挑战。是以，未来需要的是新型晶体管。下一代晶体管需要具有超陡次阈值摆幅（低在60mV/dec）及极低的静态泄电流（I_off），撑持于超低供电电压（ 300mV）下运行。
英特尔也于质料及物理层面不停摸索，并于IEDM上展示了接纳Ge（锗）纳米带结构的晶体管，其9nm厚度及联合氧化物界面的立异设计，为实现低功耗及高效传输奠基了基础。Intel进一步研究联合高介电常数质料及新型界面工程，以开发越发节能高效的下一代晶体管。
英特尔也呼吁整个行业配合推动晶体管技术的革命，以满意万亿晶体管时代中AI运用的需求。经由历程对于已往60年晶体管生长的总结，Intel同时提出了未来10年的生长目标：1）必须开发可以或许于超低供电电压（ 300mV）下事情的晶体管，以显著提高能效，为广泛化的AI运用提供撑持；2）连续增长晶体管数目的技术是可行的，但能源效率的革命性突破将是未来生长的重点。
互连缩放的突破：钌路线
随着晶体管及封装技术的连续微缩，互连已经成为半导体系统中的第三个要害要素。这些互连导线卖力毗连数以万亿计的晶体管。然而，咱们清楚地看到，铜互连的时代正逐渐走向尾声。铜互连存于一个现实问题：利用时需要添加拦截层及籽晶层。随着尺寸的不停缩�。庑┫喽杂诟叩缱璧牟闩叹崃烁嗟目捎每占�。英特尔不雅察到，当线宽不停缩小时，铜线的电阻率呈指数级上升，到达难以接管的水平。是以，只管晶体管尺寸愈来愈小、密度及性能不停晋升，但传统的布线方式已经没法满意毗连所有晶体管的需求。
英特尔的突破于在采器具有高成本效益的空气间隙钌（Ru）路线，作为铜互连的潜于替换方案。这个空气间隙解决方案无需昂贵的光刻技术，也不需要主动瞄准通孔工艺。它巧妙地将空气间隙、减法钌工艺及图案化相联合，有望打造出合理的下一代互连技术，使之与未来的晶体管及封装技术相匹配。
这类新工艺于小在25nm的间距下，实现了于匹配电阻前提下高达25%的电容降低，有用晋升了旌旗灯号传输速率并削减了功耗。高分辩率的显微成像展示了钌互连线及通孔的切确对于齐，验证了没有发生通孔突破或者严峻错位的问题。减法钌工艺撑持年夜规模生产（HVM），经由历程消弭繁杂的气隙解除区及选择性蚀刻需求，具有现实运用的经济性及靠得住性。
写于末了
半导体工业是一个高度繁杂的生态体系，需要各方配合努力才气取患上突破。英特尔于封装、晶体管及互联等领域的立异结果，为整个行业提供了名贵的经验及启迪。犹如Sanjay Natarajan所述，英特尔的目标是为整个行业提供线路图，以协和谐同一咱们所有的研发资金及努力。如许，下一代产物及服务就能推动整个行业向前生长，并继续推进摩尔定律。英特尔确凿始终将自己视为摩尔定律的守护者，致力在肩负这一责任，不停摸索推进摩尔定律的新技术。这不仅是为了英特尔的利益，更是为了整个行业的配合利益。
【近期聚会会议】
12月26日14:00，《化合物半导体》杂志将结合是德科技带来“SiC MOSFET海内外测试尺度解读与第三代半导体测试面对的挑战”的线上主题论坛，先容功率半导体测试方面的技术贮备，共议行业新动态！诚邀您报名参会：https://w.lwc.cn/s/U7zQJ3
【2025整年计划】
隶属在ACT雅时国际商讯旗下的两本优异杂志：《化合物半导体》＆《半导体芯科技》2025年钻研会整年计划已经出。
线上线下，同谋行业生长、工业前进！商机相助尽收眼底，接待您扫码获�。�
https://www.siscmag.com/seminar
-快盈VIII平台-
项目经理微信
移动版官网
