来历：意法半导体
基在多个高功率运用案例，咱们可以不雅察到功率�？橛敕至OSFET并存的较着趋向，二者于10kW至50kW功率规模内存于显著堆叠。虽然�？楦鲜收飧銮洌至OSFET却能带来怪异上风：设计自由度更高及更富厚的产物组合。当单个 MOSFET 没法满意功率需求时，再并联一颗MOSFET便可解决问题。
然而，功率并不是是选用并联MOSFET的唯一缘故原由。正如本文所提到的，并联另有可以降低开关能耗，改善导热性能。思量到热效应答导通损耗的影响，并联功率开关管是降低损耗、改善散热性能及提高输出功率的有用措施。然而，并不是所有器件都合适并联， 由于参数差异会影响均流特征。本文将深切切磋该问题，并展示ST第三代SiC MOSFET怎样快盈VIII平台-完善适配并联运用。
分立MOSFET及功率�？�
分立器件接纳单管封装情势（每一个封装仅含单个MOSFET或者二极管），可矫捷选择通孔插装（THT）或者外貌贴装（SMD）封装。这类情势对于拓扑设计及混淆封装运用没有任何限定。
功率�？樵虼笙嗑锻�：其内部器件按特定拓扑（如全桥）集成，一旦封装完成，既没法修改拓扑也不克不及调整器件参数。是以于原型设计阶段，工程师需要投入更多精神举行仿真验证，而利用分立器件时能直接举行什物测试。
功率�？橛辛侥暌褂诺悖�
·功率耗散：功率�？榈暮峤孛娼峁雇ǔ０奚⑷然�、陶瓷电气绝缘层以和铜平面走线，硅或者碳化硅芯片（如MOSFET）经由历程烧结工艺直接毗连于铜走线上。这类设计于散热方面具备显著上风：散热基板可直接与散热器接触，无需特别电气绝缘，二者之间仅需导热界面质料（TIM，如导热硅脂）便可实现高效热传导。
·模块的另外一年夜上风于在缩短换流回路，这一点虽比散热设计更繁杂，但效果极其要害，能有用降低寄生参数。走线自己具备电阻及电感，长度越长，寄生效应越严峻：电阻会因流经的RMS电流孕育发生不成轻忽的导通损耗；电感则会于电流变化时引发电压过冲，开关速率越快，电压尖峰越高，甚至可能破坏器件。
于如下方面，分立器件难以与�？橄啾�：
·散热设计：分立器件的散热基板通常不停缘且与MOSFET漏极相连，是以导热界面质料需同时满意绝缘及导热需求。
·走线长度：分立器件芯片间的走线长度较长。电流通过键合线流至封装引线，然后流至PCB，再返回。
于�？橹校骷⒘苁羌蚱樱毫娇判酒⒘邪沧埃溆嘟诘憔衫潭碳舷吲�。走线更短且热耦合性能更优。
分立器件之间的热耦合性能不如�？楹谩Ｈ攘看有酒椒庾埃倬衫痰既冉缑嬷柿� (TIM) 到达散热器，再到其他 MOSFET。每一种介质以和它们之间的每一次转换都市孕育发生热阻，致使温度梯度。
并联分立MOSFET的念头
只管存于上述局限，分立MOSFET并联仍具有不成替换的上风：设计矫捷性、参数可扩大性、供应链冗余以和原型验证便捷性。此外，并联自己另有能带来如下物理层面的优化：
热阻与封装散热面积成反比。若将损耗均分至两个不异器件，总散热面积翻倍，单个封装的热耗减半，从而使结到散热器的热阻降低一半，器件现实温度更靠近散热器温度。
MOSFET损耗重要包罗导通损耗及开关损耗。 导通损耗由沟道导通电阻（RDSon）引起，并联N个不异MOSFET可以使总RDSon降至1/N。
图 1 导通示例：Ch1 漏极-源极电压、Ch4 漏极电流，Math耗散功率
开关损耗源在开关历程中电压与电流的堆叠（图1）。只管瞬态时间极短，但高压年夜电流下峰值功率很是显著。经由历程对于功率随时间举行积分（曲线下方的区域）可获得特定前提下的开通能量及关断能量，将两者乘以开关频率（若前提变化则累加1秒内的所有能量），便可盘算出开关损耗。
给定前提是值患上留意之处，由于开关能量很年夜水平上取决在几种参数：瞬态时间、电压、电流及温度。关在并联方案，于开关能量的电流函数中隐蔽着一些上风。（图2）
Figure 2Example of switching energies: single MOSFET and two in parallel
图 2 开关能量示例：单个 MOSFET 及两个MOSFET并联
开关能量的变化曲线不是线性的，略呈指数趋向。是以，电流加倍会致使能量增长跨越两倍。并联时，结果正好相反：如果将电流均分到两个不异的器件，总开关能量会比单个器件零丁开关时更低。
如果咱们将功率�？橹械囊桓� MOSFET 与两个分立 MOSFET 举行比力，则该�？榻υ诹邮�：
对于比功率�？橹械牡ジ鯩OSFET与分立情势的两个MOSFET，�？榉炊υ诹邮�：
·散热路径：因为�？榻峁共钜欤⑷嚷肪赌岩员攘Γ墒牵至⑵骷衫谈暌股⑷让婊商畈菇峁沽邮疲踔劣庠侥？樾阅�。
·导通损耗及开关损耗：分立MOSFET并联的导通损耗是功率�？榈亩种唬啬芰克鸷南灾档停且裕⒘至� MOSFET 于损耗方面上风很是较着。
这申明，于所述功率规模内，分立器件并联与�？榉桨复嬗谛阅芏训�。利用更多的不异规格的器件可以提高功率，而并联时选择更高导通电阻而成本更低的器件，仍有可能于不异功率下与�？榉桨妇赫�。
热掉控——上风暗地里的隐患
MOSFET的导通电阻（RDSon）并不是静态参数，其数值随电流变化，且受温度影响更为显著。于当前功率规模内，碳化硅（SiC）MOSFET已经成为主流选择，其RDSon温度特征远优在硅基MOSFET。
图3： SCT011HU75G3AG 的导通电阻对于温度归一化曲线
以ST最新一代HU3PAK封装（顶面散热）的SCT011HU75G3AG为例（图3），导通电阻RDSon很是低，是并联设计的理想选择。
然而，从25°C至175°C其导通电阻Rdson仅上升约50%，与尺度硅基MOSFET相比，这一增幅较着更低，传统硅基MOSFET于150°C（而非175℃，这是其绝对于最高额定温度）时RDSon增幅可达200%。
平展的导通电阻（RDS(on)）温度曲线是理想设计特征，能使导通损耗随温度变化连结稳定。然而，当损耗上升时，存于热掉控�：�：损耗增长致使温度升高，进而进一步加重损耗。这类正反馈效应曾经是硅基MOSFET的难题，但对于碳化硅（SiC）器件通常可纰漏——除了非接纳并联配置。
为什么存于这类差异？要害于在参数离散性，特别是导通电阻RDS(on)。以型号SCT011HU75G3AG为例，其标称RDS(on)为11.4 mΩ，但现实可能高达15 mΩ。虽然统一批次中泛起云云年夜误差的几率较低，但咱们仍以此极端情况分析：15 mΩ比11.4 mΩ超出跨越32%，象征着于不异电压下该器件承载的电流将削减32%。是以，11.4 mΩ的MOSFET会孕育发生约32%的特别损耗并更容易发烧。若RDS(on)随温度上升的斜率更年夜，虽然会致使更高损耗，但发烧更严峻的MOSFET会经由历程自我调治（升温致使电阻增长）使电流向低温器件转移。
现实运用分析
现实运用中的�：ζ芳对跹�？因为并联MOSFET同享散热器（存于热耦合），这仍组成严峻威逼。为验证此问题，咱们经由历程仿真举行深切研究：假定两个HU3PAK封装的SCT011xx75 MOSFET（TO247封装体现会更好，此处选择更严苛案例），一个RDS(on)=11.4 mΩ，另外一个=15 mΩ。散热器温度设定为90°C，接纳导热界面质料（TIM）为填隙胶（导热系数7 W/(m·K)，厚度0.4 妹妹）。于总RMS电流140A前提下，重点关注导通损耗。HU3PAK的冷却面积为120 妹妹?，盘算患上TIM致使的壳到散热器热阻为0.476 K/W。
模仿试验结果
·140 A 电流中的 63 A 流经15 mΩ MOSFET，壳温为 123.7°C，结温为 139.9°C
·其余的77 A流经11.4 mΩMOSFET，壳温为 131.8°C，结温为 151.8°C。
当前电流掉匹率为22%，而初始值为32%，而且两个MOSFET 都有足够的温度裕度，即现实温度与最高绝对于温度的差值很年夜。TIM导热胶的热梯度是一个要害因素，于15 mΩMOSFET中，从外壳到散热器，温度降幅到达33.7°C，而另外一个MOSFET则到达41.8°C。于这类情况下，TIM导热胶才是真实的限定因素，而MOSFET 之间的电流掉衡不是问题。热导率选定为7 W/(m?K)，这个值不错，但并不是最好。幸运的是，近期市场需求推动了对于此类质料的研究，现在已经泛起跨越20 W/(m?K) 的电隔离间隙填充质料。
结论
功率模块合适高功率运用场景，但分立MOSFET也具有诸多上风，使其一样适用在模块的功率规模。选择适合的MOSFET，需要思量哪些要害因素？谜底是优秀的开关性能及精彩的热治理性能。
幸运的是，意法半导体的第三代 SiC MOSFET 应运而生，并联时仍能连结稳定开关性能，其导通电阻RDSon 的热变特征于降低能量损耗及有用按捺热掉控实现了两重优化。
【线上聚会会议】6月24日14:00，聚焦半导体量测智能化进级的线上钻研会重磅开启！后摩尔时代，半导体检测技术怎样突破？AI+多维协同是要害！直击AI+AOI/3D检测/HBM/进步前辈封装等技术痛点，立即扫码报名，锁定席位：https://w.lwc.cn/s/Y7RnQ3
-快盈VIII平台-
项目经理微信
移动版官网
