原文媒体：VentureBeat
运用质料公司（Applied Materials）展现了一项芯片布线立异技术，有助在解决能效盘算领域的挑战，该芯片布线接纳新质料，可以实现2纳米节点制造，这些立异将使布线电阻降低多达25%，新质料将使芯片电容降低多达3%，该公司也于旧金山的Semicon West运动上宣布了这些进展。今朝，芯片制造商正于使用这些逻辑芯片制造的进展，而内存芯片制快盈VIII平台-造商（生产动态随机存取存储器，即DRAM）正于评估该技术以改良3D芯片重叠。 凭据《IEEE Spectrum》杂志的报导，该公司的任务是终极实现可以或许构建包罗图形处置处罚单元于内的万亿晶体管芯片的装备。现如今，跟上摩尔定律的法式变患上越发困难，摩尔定律是由前英特尔首席履行官戈登·摩尔于1965年提出的，推测芯片上的组件数目将每一两年翻倍一次，是以，近来推出的芯片再也稳定�。潜浠忌细暌梗依媒角氨卜庾凹际踅喔鲂酒傻降ジ鼋饩龇桨钢�。 “好消息是，于已往的15年中，芯片行业每一两年就能实现三倍的改良，为了实现这一点，咱们需要不�？⑿轮柿希痹擞弥柿瞎镜牟镉芗郃lex Jansen于接管VentureBeat采访时体现：“要继续生长，咱们需要新质料。有几种要领：图案制作、晶体管、布线及进步前辈封装。咱们的重点是布线。” 他体现，进步前辈的逻辑芯片可以包罗数百亿个晶体管、8层金属及4到5个要害层，经由历程跨越60英里的微不雅铜布线毗连。芯片的每一一层布线都以薄膜介电质料最先，经由历程刻蚀建设通道，然后填充铜，每一个芯片都是一个重大的三维路线收集。 运用质料半导体产物团体总裁Prabu Raja于一份声明中体现：“AI时代需要更节能的盘算，芯片布线及重叠对于性能及功耗至关主要。运用质料的最新集成质料解决方案使行业可以或许将低电阻铜布线扩大到新兴的埃米级节点，而且咱们最新的低介电常数质料同时降低了电容并增强了芯片，将3D重叠推向新的高度。” 多年来，低介电常数（Low-k）介电质料及铜一直是工业中重要的布线组合，使芯片制造商可以或许于每一一代中实现尺寸缩小、性能提高及功耗效率改良。然而，随着行业生长到2纳米和如下，更薄的绝缘质料使芯片于机械上变患上越发懦弱，而缩小铜线则会致使电阻急剧增长，从而降低芯片性能并增长功耗。运用质料公司体现，其“黑钻石”质料于几十年来一直引领该行业，经由历程将铜线包抄于低介电常数薄膜中，削减了电荷储蓄积累，从而降低功耗并削减电旌旗灯号之间的滋扰。 于刚刚举办的Semicon West上，公司宣布了“黑钻石”的增强版本，这是该公司Producer Black Diamond PECVD（等离子增强化学气相沉积）系列的最新产物，新质料降低了介电常数的最小值，使芯片可以或许实现2纳米和如下的尺寸缩�。⑻峁┝嗽龀さ幕登慷龋庥谛酒圃焐碳疤逑倒窘呒按娲⒅氐葡蛐赂叨仁北浠忌现凉刂饕�。 产物营销总监Ajay Bhatnagar于接管VentureBeat采访时体现说：“你可以将其想象成一种矩阵，将这个铜网嵌入此中。咱们将导线包抄于很是低介电常数的绝缘质料中，而且，这类薄膜真的是颠末精心设计，以削减电荷储蓄积累，从而降低功耗并削减电旌旗灯号之间的滋扰。” 他另有体现，今朝所有重要的逻辑及存储芯片制造商都正于接纳增强型“黑钻石”技术。 “对于在咱们来讲，于这类基质的低介电质料方面，咱们面对的最年夜挑战之一就是于介电常数及机械强度之间打破均衡，” Bhatnagar 说道：“客户希望将介电常数降低到更低，由于这有助在减小路线之间的电容及旌旗灯号噪声。”
【近期聚会会议】7月25日14:00，CHIP China 晶芯钻研会行将结构举办主题为“进步前辈半导体量测与检测技术进展与运用”的线上聚会会议。诚邀您上线参会交流答疑，推动进步前辈半导体量测与检测技术的交流与碰撞，接待扫码报名：https://w.lwc.cn/s/fuQBbu
【2024整年计划】隶属在ACT雅时国际商讯旗下的两本优异杂志：《化合物半导体》＆《半导体芯科技》2024年钻研会整年计划已经出。线上线下，同谋行业生长、工业前进！商机相助尽收眼底，接待您点击获�。ttps://www.siscmag.com/seminar/
-快盈VIII平台-
项目经理微信
移动版官网
